新思科技(synopsys, inc.，纳斯达克股票代码：snps)近日宣布，其数字和定制设计流程已获得台积公司业界领先的n3e和n4p工艺技术认证，助力客户优化用于移动和高性能计算的下一代系统级芯片(soc)的性能、功耗和面积(ppa)。新思科技业界领先的基础ip和接口ip也已用于台积公司的n3e和n4p工艺，以加快soc开发并尽可能地降低设计风险。新思科技数字和定制设计流程以及ip核组合均支持台积公司最新的设计规则手册(drm)和工艺设计套件(pdk)，现已被众多主要客户采用。

台积公司设计基础设施管理事业部处长dan kochpatcharin表示："我们与新思科技已成功合作了几十年，协助共同客户在日益复杂的soc上实现严格的性能和功耗目标。采用基于台积公司高性能、高能效的n3e和n4p工艺的新思科技设计解决方案，客户可快速推出更具创新性的先进芯片，满足各种计算密集型应用的严格要求。"

新思科技定制设计产品系列集成了综合、布局和布线、物理验证、时序签核等多项创新技术，从而能够实现更优ppa结果，并加速设计收敛。针对芯片设计定制领域，新思科技定制设计产品系列中的custom compiler™ 设计和版图解决方案已成功通过新思科技ip团队验证，可为使用台积公司n3e工艺的开发者提供更高的开发效率。此外，新思科技primesim™电路仿真技术为先进工艺节点的开发者提供了所需的精度，为电路仿真和可靠性要求提供签核。

新思科技芯片实现事业部副总裁sanjay bali表示："我们与台积公司在每一代工艺节点上都开展了深入的合作，在此过程中，新思科技的数字和定制设计产品系列以及 ip 核组合不断得到优化，为我们的共同客户提供令人信服的ppa优势。我们已经见证了许多合作伙伴在台积公司先进的n3e和n4p工艺上采用新思科技eda流程和ip，实现成功的芯片设计和下一代创新。"

（转载）

以上是网络信息转载，信息真实性自行斟酌。