莱迪思半导体公司(lattice semiconductor corp.)发布一款8位“软”微控制器核——latticemico8，适用于现场可编程门阵列(fpga)的latticeecp、latticeec和latticexp系列，以及近期发布的跨越式可编程逻辑器件的machxo系列。该公司还提供了一个新的开放的知识产权(ip)核的许可证，以消除限制ip使用的免费参考设计中的壁垒。此ip核许可运用了面向可编程逻辑应用的ip核开放源代码行动的许多概念。

经过针对莱迪思结构的优化，latticemico8微控制器在最小配置的情况下消耗的资源小于200个查找表(lut)，同时保持了大量的特性，包括：18位宽指令、32个通用寄存器、32字节的内部缓冲存储器、采用“端口”实现输入/输出(高达256个端口数)、可选的256字节外部缓存ram、每个指令两个周期、莱迪思uart参考设计外设等。

除了核心设计采用verilog之外，莱迪思还提供了一个汇编程序和一个指令集仿真器，都是源代码。为了展示latticemico8的特性和功能，有一个演示可供下载。它能让用户在30分钟内在莱迪思的评估板上实现一个工作着的设计。

为了进一步增强灵活性，设计被参数化了，以便容易地实现四种配置，各自针对不同用户的需求进行了优化：

16个寄存器，16字节的内部缓存ram，无外部缓存ram 32个寄存器，16字节的内部缓存ram，无外部缓存ram 32个寄存器，32字节的内部缓存ram，无外部缓存ram 32个寄存器，32字节的内部缓存ram，外部缓存ram

除了latticemico8微控制器，莱迪思还通过其isplevercore合作伙伴cast inc和 digital core design提供其它的8位微控制器的解决方案，包括8051和pic。

以上是网络信息转载，信息真实性自行斟酌。