台积电在其 2023 年欧洲技术研讨会上透露了有关其即将推出的 n2 和 n2p 工艺技术的更多细节。这两个生产节点的开发都考虑到了高性能计算 (hpc)，因此，它们具有许多专门设计用于改进的增强功能表现。同时，鉴于大多数芯片旨在改进的性能效率重点，低功耗应用也将利用台积电的 n2 节点，因为与前代产品相比，它们自然会提高每瓦性能。

“n2 非常适合我们今天所处的节能计算范式，”负责代工厂高性能计算业务部门的台积电业务发展总监 yujun li 在公司 2023 年欧洲技术研讨会上说。，在整个电压供应范围内，n2 相对于 n3 的速度和功率优势非常一致，使其同时适用于低功率和高性能应用。”

台积电的 n2 制造节点 ——该代工厂第一个使用纳米片环栅 (gaafet) 晶体管的生产节点——承诺在相同的功率和复杂性下将晶体管性能提高 10-15%，或者在相同的时钟速度和晶体管数量。在提高晶体管性能方面，功率传输是基石之一，而台积电的 n2 和 n2p 制造工艺引入了多项与互连相关的创新，以挤压一些额外的性能。此外，n2p 引入背面电源轨以优化功率传输和die面积。

n2 带来的创新之一是超高性能金属-绝缘体-金属 (shpmim：super-high-performance metal-insulator-metal) 电容器，可增强电源稳定性并促进片上去耦。台积电表示，与几年前为 hpc 推出的超高密度金属-绝缘体-金属 (shdmim) 电容器相比，新型 shpmim 电容器的容量密度提高了 2 倍以上（与上一代 hdmim 相比，其容量增加了 4 倍） . 与 shdmim 相比，新的 shpmim 还可以将 rs 薄层电阻（欧姆/平方）降低 50%，并将 rc 通孔电阻与 shdmim 相比降低 50%。

降低电力传输网络中电阻的另一种方法是重新设计再分配层 (rdl)。从其 n2 工艺技术开始，台积电将使用铜 rdl 代替今天的铝 rdl。铜 rdl 将提供类似的 rdl 间距，但会将薄层电阻降低 30%，并将通孔电阻降低 60%。

shpmim 和 cu rdl 都是台积电 n2 技术的一部分，预计将在 2025 年下半年（大概是 2025 年很晚）用于大批量制造 (hvm)。

使用背面供电网络 (pdn) 是 n2p 的另一项重大改进。背面电源轨的一般优点是众所周知的：通过将电源轨移到背面来分离 i/o 和电源线，可以使电源线更粗，从而降低线路后端 (beol) 中的通孔电阻)，这有望提高性能并降低功耗。此外，去耦 i/o 和电源线可以缩小逻辑面积，这意味着成本更低。

在其 2023 年技术研讨会上，该公司透露其 n2p 的背面 pdn 将通过减少 ir 压降和改善信号，将性能提高 10% 至 12%，并将逻辑面积减少 10% 至 15%。当然，现在这种优势在具有密集供电网络的高性能 cpu 和 gpu 中会更加明显，因此将其移到后面对它们来说意义重大。

backside pdn 是台积电 n2p 制造技术的一部分，将于 2026 年底或 2027 年初进入 hvm。

以上是网络信息转载，信息真实性自行斟酌。